傳輸門(mén).CVSL邏輯電路設(shè)計(jì)要求

一．設(shè)計(jì)指標(biāo)時(shí)間以24小時(shí)為一個(gè)周期；顯示時(shí)、分、秒；有校時(shí)功能，可以分別對(duì)時(shí)及分進(jìn)行單獨(dú)校時(shí)，使其校正到標(biāo)準(zhǔn)時(shí)間；計(jì)時(shí)過(guò)程具有報(bào)時(shí)功能，當(dāng)時(shí)間到達(dá)整點(diǎn)前5秒進(jìn)行蜂鳴報(bào)時(shí)；為了保證計(jì)時(shí)的穩(wěn)定及準(zhǔn)確須由晶體振蕩器提供表針時(shí)間基準(zhǔn)信號(hào)。

 
二．設(shè)計(jì)要求畫(huà)出電路原理圖（或仿真電路圖）；元器件及參數(shù)選擇；電路仿真與調(diào)試；PCB文件生成與打印輸出。

三．制作要求 自行裝配和調(diào)試，并能發(fā)現(xiàn)問(wèn)題和解決問(wèn)題。

 
四．編寫(xiě)設(shè)計(jì)報(bào)告 寫(xiě)出設(shè)計(jì)與制作的全過(guò)程，附上有關(guān)資料和圖紙，有心得體會(huì)。三、設(shè)計(jì)原理及其框圖1．?dāng)?shù)字鐘的構(gòu)成數(shù)字鐘實(shí)際上是一個(gè)對(duì)標(biāo)準(zhǔn)頻率（1HZ）進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路。由于計(jì)數(shù)的起始時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間（如北京時(shí)間）一致，故需要在電路上加一個(gè)校時(shí)電路，同時(shí)標(biāo)準(zhǔn)的1HZ時(shí)間信號(hào)必須做到準(zhǔn)確穩(wěn)定。通常使用石英晶體振蕩器電路構(gòu)成數(shù)字鐘。